论文部分内容阅读
本课题所述的基于随机逻辑的模数转换器(ADC)是用间接方法实现的。首先将数字信号转换成一个随机编码的脉冲序列，用此序列来表示数字信号的值。将此序列通过一个简单的RC滤波器即可恢复出数字信号对应的模拟电压值，实现DAC转换。然后按照设计混合电路由DAC到ADC的步骤，即可实现基于随机逻辑的ADC。本文设计的DAC除了一个电阻和一个电容外，其余均用数字电路实现，而ADC在DAC的基础上增加了一个模拟电压比较器，因此均可称为“准数字”的实现。本文通过对随机逻辑理论的深入研究，对已有的算法进行了改进，提出了一种更简单且更容易理解的算法实现，并在此算法的基础上确定了生成随机脉冲序列的方法和电路结构。本文设计了一个基于FPGA的准数字ADC系统验证电路。FPGA具有配置灵活、可升级性好、设计周期短、成本低、风险小等优点。设计此电路板的目的是用一个实际的硬件电路验证本文的分析，并通过测试发现更多设计类似系统需要注意的问题。本文借助于EDA工具和硬件描述语言VHDL，以模块化的设计理念采用自顶向下(TOP-DOWN)的设计方法在FPGA芯片EPF10K10TC144上完整地实现了分辨率为8位，测量范围在0.0V～5.0V的ADC。该ADC可以下载到多种FPGA芯片中，具有实际使用价值。