量子纠错不仅可应用于量子信息的传输和存储，而且可应用于量子信息的动态计算。当量子线路的错误率低于常阈值时，通过量子纠错和线路组件的容错构造，可以实现任意精度的容错量子计算。CNOT门是量子计算中重要的量子元件，论文主要研究基于量子纠错码的CNOT门扩展矩形容错构造方法。论文首先考虑基于量子低密度奇偶校验码（量子LDPC）的CNOT门扩展矩形容错构造。现有的研究结果表明量子低密度奇偶校验码与它的经典对应码一样，具有良好的性能。论文首先数值分析了基于CSS构造的量子LDPC码构造方法和基于循环差集的纠缠辅助量子LDPC码的性能，证明其优良的纠错性能。然后通过量子LDPC码与Shor-EC结合，将量子LDPC码应用到容错量子计算中，通过量子LDPC码与Shor-EC结合进行CNOT门扩展矩形的容错构造。以（16,4）量子LDPC码为例，得到容错的CNOT门扩展矩形，并分析其容错阈值和基本物理量子比特开销。研究结果表明：基于（16,4）量子LDPC码的容错构造阈值比（23,1,7）高莱码的阈值高一个数量级；与基于（49,1,9）量子码的容错构造在阈值方面有相同的数量级，且在基本物理量子比特方面的开销要小。论文进一步考虑基于重叠法的（49,1,9）量子码CNOT门扩展矩形容错构造。CNOT扩展矩形容错构造中，容错辅助态的制备线路一般较为复杂。重叠法是对受相同物理量子位控制的两个物理量子位研究的基础上对拉丁矩形法辅助态制备线路进行改进优化，具有简化的量子线路。论文以重叠法辅助态制备方法制备了（49,1,9）量子码在Steane-EC中的辅助态，并对（49,1,9）量子码CNOT门扩展矩形容错构造。研究结果表明：使用重叠法后，辅助态制备线路得到优化，并且CNOT门扩展矩形构造所需要CNOT门个数比传统的拉丁矩形法制备要少。