本文先对USB2.0标准做了简要介绍，根据其对物理层工作的要求和USB2.0数据传输的特点，给出了时钟发生器和时钟恢复电路的设计目标。由于该时钟发生器和时钟恢复电路都是基于锁相环结构的，所以本文从系统的角度分析了锁相环的环路参数对整个系统的影响，其中重点分析了锁相环的噪声特性及其对各种噪声传递函数。 　　在时钟发生器的设计中，本文介绍了从系统级到电路级的锁相环设计的整个流程，并对电荷泵电流匹配性、电荷共享和压控振荡器的延时单元对噪声的抑制性等问题都做了详细讨论。 　　时钟恢复电路是一个比较复杂的系统。USB2.0标准规定了其物理层芯片必须能在12个bit的时间(约25ns)里恢复出时钟信号，这就增加了其物理层时钟恢复电路的设计难度。为此，本文采用了Burst-Mode型的时钟恢复电路，该电路包括了一个偏置锁相环，一个延时锁相环和一个Burst-Mode电路，它的主要特点就是从数据中恢复出时钟信号所需的时间非常短，因此能满足USB2.0的设计要求。 　　本文使用Chartered0.35umCMOSMixSignal工艺，完成了整个芯片的设计。仿真结果表明，时钟发生器的输出信号频率为480MHz，占空比为50％，功耗为46mW；时钟恢复电路的时钟建立时间约为4ns，功耗为64mW。芯片的总体面积为3.64mm2(包括PAD)。