论文部分内容阅读
随着信息时代的飞速发展,网络发展日新月异,有线网络是信息传输载体中一个必不可少的组成部分。快速增长的网络带宽不仅满足了人们对网速的要求,而且还提供了一个稳定可靠的传输载体。网络的可靠性主要由数据传输过程中出现的丢帧率、数据纠错能力、误码率等指标来衡量。为了保证数据在接收过程中能接收到稳定可靠的数据,以及提高数据的传输速率,一个高性能的时钟/数据恢复电路便是我们需要寻找的功能模块。本文采用一种基于PI结构的时钟恢复电路结构,该结构用于10M/100Mbps以太网物理层芯片中,给芯片提供了一个稳定可靠的时钟系统。该时钟恢复电路的主要模块包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和10/11双模分频器。本文设计的锁相环电路是在电源电压为2.5V下,输出250MHz的中心频率,且具有快速锁定的能力。该VCO在偏离中心频率600KHz处的相位噪声为-108dBc/Hz。本文的设计内容主要包括,设计了一个采用主从D型触发器组成的高速PFD电路,该触发器具有高速翻转能力,能工作在很高的工作频率;设计了电流舵开关型电荷泵,该电荷泵具有快速充放电特性;设计了一个电流饥饿型差分振荡器,该振荡器采用11级差分延迟单元,输出11个不同相位的250MHz的时钟频率用于后级电路的恢复数据;设计了一个10/11双模分频器,把VCO输出的250MHz时钟频率进行10分频后用于PFD的鉴相。本论文的仿真是基于Spectre软件平台完成,完成了以太网络控制器物理层时钟恢复电路的系统仿真,验证时钟恢复电路的可行性。通过分析仿真结果,确定了该时钟恢复电路的性能满足以太网的要求。