论文部分内容阅读
作为数字基带处理系统中差错控制编码的热门技术之一,基于Viterbi算法译码的卷积码技术已经广泛应用到各种数字通信系统中,如:GSM(Group Special Mo-bile)、3GPP、DVB(Digital Video Broadcast)、ATSC(美国先进电视)、WLAN(无线局域网)等等。WLAN作为未来移动通信的主流趋势,正朝着高速度、低功耗、接入灵活的方向发展。IEEE802.11a协议采用了4G(第四代通信)概念中的关键技术-OFDM(正交频分复用)技术来实现高速的WLAN通信。Viterbi译码器作为该协议下基带处理的重要组成部分,其速度和功耗性能对整个系统的成败有着至关重要的作用。本文以某IEEE802.11a协议的WLAN基带处理系统项目为背景,研究设计了该协议下基于OFDM系统的新型Viterbi译码器。文章对IEEE802.11a下OFDM调制技术作了分析,讨论基于该技术下的差错控制编码。在传统Viterbi译码器设计基础上提出以下创新:一、提出改进的译码器的加-比-选结构,实现了提高速度和节省资源的双收;二、采用创新的回溯方法,实现了高速译码输出。在对提出的新方法进行了Matlab仿真验证的基础上,最终得到了新型的基四算法Viterbi译码器。文中详细论述了改进后Viterbi译码器算法的Matlab仿真、硬件设计参数的确定、硬件设计结构的优化以及最终硬件设计的仿真结果分析等几个部分,最后对所设计的Viterbi译码器进行了从FPGA到ASIC的设计研究,并做了一些低功耗设计和可测试性设计的探讨。本文所设计的Viterbi译码器在Xilinx的Spartan3-4000系列FPGA上最高译码速率为108M,该译码器已经融入到某WLAN项目的基带处理部分,获得了很好到效果。