随着这几年计算机技术和信息通信技术的迅猛发展,信息在传递、处理、存储过程中存在的安全问题引起了人们普遍的关注。信息安全领域里面,其中最为核心最迫切需要解决的问题就是如何制作高质量高安全性的随机数发生器(RNG:Random Number Generator)芯片,以及如何设计更加安全的随机数后处理单元来加强产生的随机数序列的真随机性。由于计算机通过本身软件算法产生的随机数并非是真正的随机序列,很容易被破解,所以也只能称之为伪随机序列。而若要产生真正的随机序列,则必须通过硬件的方法来实现。但是目前的随机数后处理单元还存在着一些问题,比如功耗问题、数据处理效率低等问题,低功耗的、高效的后处理设计也逐步的出现在芯片的设计考虑中。基于SMIC65nm Logic工艺设计,本文在传统的随机数后处理方法中引入了新的设计单元,提出了一种将新型的随机数后处理单元结合低功耗设计的思想,从而能够解决上述提到的问题。该设计方法在功耗方面可以大大的减少对于电源的要求,采用极低的工作电压工作,对于移动设备,能够大大的延长电池寿命。同时,新型的随机数后处理单元能够同时处理多路的随机源输出序列,极大的提高了处理效率,减少了随机源序列的数据缺失,从而保证足够的输出速率。在硬件实现阶段,虽然低电压工作能够极大的降低功耗,但是也应该充分考虑到极低电压工作下的各个标准单元的延时问题。在实验仿真阶段,首先分析各个标准单元的延时参数,另外特殊器件如触发器的建立时间保持时间等参数,最后再给出了极低电压下工作的数字标准单元电路结构并且与传统的结构进行对比。文章最后采用Synopsys的H-spice软件对整体的电路结构进行仿真测试,由于单单后处理单元不能够体现出随机序列的随机性,所以加入了随机源作为后处理单元的输入序列,最终以是否加后处理单元来进行输出序列的对比,从而验证该新型后处理单元的高效性。另外的功耗验证也进行了适当的对比,由于电路工作在亚闽值区域,所以电流下降了几个数量级。所以得出的结论是在不需要高速度的应用场合下,该工作在极低电压下的新型随机数后处理单元能够很好的降低系统功耗并且提高对随机源序列的处理效率。