片上系统(SOC)需要在单个硅片上实现模数混合集成。与数字系统工艺兼容、功耗面积等指标优化的高性能A/D转换器(ADC)是片上系统中非常重要的单元。因此,基于标准CMOS工艺的高速、高分辨率、低功耗的A/D转换器的研究正日益受到重视。流水线结构A/D转换器的优越性是在保证高速工作的同时,可实现8位以上高分辨率,并且大大减少了比较器个数,从而减少了面积,降低了功耗。针对上述需求,该论文完成了1.5比特/每级流水线结构A/D转换器的单元电路设计。本文主要深入进行了以下几方面工作:采样保持电路设计采用了电容下极板采样技术,不仅有效地避免了电荷注入效应引起的采样信号失真,而且消除了时钟馈通效应的不良影响;采用自举模拟开关来提高开关管的栅过驱动电压。设计了一种动态比较器来提高速度和降低功耗,该动态比较器直流功耗为0。采用交流小信号频域分析方法,对用于采样/保持电路和MDAC电路中的运算放大器的宽长比进行了优化,给出了运放的最佳宽长比。本文中的电路均是基于3V单电源供电的CMOS工艺,并利用HSPICE模拟软件,采用0.18um工艺条件的BSIM3_V3.1 参数模型进行了模拟。通过模拟、仿真表明,运放的开环增益为72.6dB,相位裕度为50度,单位增益带宽为500MHz,-3dB带宽为147kHz,建立时间为12ns。采用该结构可实现9级10位分辨率,采样频率为40M的流水线型模数转换器。