通信系统中,通常使用信道编码来提高系统性能。Turbo乘积码(TPC)是一种结构简单而且具有良好的误码率性能和完整的理论推导的编码方法。在实际中得到广泛的应用。现在已经有高性能的编译码芯片产品被广泛的应用于通信、信息存储等方面。但是由于技术的封锁,国内无法获得高性能的Turbo编译码芯片。编译码芯片在工程中需要主控芯片的驱动,并为其分配相应的布线空间和I/O资源。因此以合理的算法为基础,通过FPGA实现编译码系统可以节省资源,实现高速并行处理,而且具有良好的可移植性。本文从TPC的基本理论出发,分别对传统的理论进行分析,通过研究译码参数对译码输出的影响。对现有的译码算法从逻辑设计的角度进行调整,主要目的是设计出译码速度高、性能稳定以及资源占用小的编译码系统。并对TPC的主流译码算法进行以下研究:硬判决算法可以运用于特殊的单比特传输系统,并且高信噪比条件下具有良好性能。在FPGA工程实现中,结构简单、译码延时小、资源占用低等特点。在保留以上优点的基础上,采用错误图样调整并且迭代的方法提高误码率性能。本文通过Matlab仿真验证算法性能,以及FPGA逻辑时序图来进一步对算法进行实现以及结果验证。在软判决良好的误码率性能的基础上,研究译码过程中影响译码速度和性能的参数。并通过Matlab进行仿真验证。在尽可能不影响误码率性能的情况下,分别从数学计算、译码结构、译码参数以及译码流程上做出一定的调整。最终通过FPGA逻辑优化实现高吞吐率、低资源占用有良好的可移植性的编译码系统设计。