动目标检测技术作为雷达数字信号处理中的关键环节之一,使得雷达具有在频域上分辩不同目标的能力。随着雷达技术和微电子技术的不断发展,雷达信号处理器向着数字化、集成化、通用化方向发展。专用集成电路（ASIC）相比FPGA和DSP来说有着更快的速度和更小的面积、功耗,对于导弹、无人机等载体有着重要的意义。本论文的研究工作源自国家部委雷达信号处理器项目,主要完成了雷达信号处理系统中动目标检测处理器的ASIC设计与实现,动目标检测处理器位于脉冲压缩之后,包含多普勒滤波通道和零频抑制滤波通道,其中脉冲积累个数32¹28可配置。多普勒滤波通道用于对回波进行脉冲多普勒处理,在频域上区分不同目标,零频抑制滤波通道用于检测低速目标。首先本文对动目标检测的原理做了研究,研究了快慢时间维采样、动目标显示、多普勒滤波器组和零频抑制滤波器的相关算法。采用有限冲击响应（FIR）横向滤波器实现多普勒滤波器组,其加权系数可随不同的应用场景而设计,可以在不同频段设计相应频率的滤波器来抑制各种不同的杂波,但是直接使用FIR滤波器实现多普勒滤波器组硬件资源消耗大,针对这一问题,采用了10组滤波单元复用的方式实现可配置的滤波器组,减少了硬件资源的消耗,可以对脉冲压缩后脉冲占空比1/16以下的数据进行脉冲多普勒处理。对于零频抑制滤波器,直接在时域使用共轭离散傅里叶变换（DFT）滤波器相减来实现,无法判断低速目标的运动方向,针对这一问题,本文首先对慢时间维采样数据进行FFT处理变换到频域,再在频域上进行滤波,可以得到低速目标运动速度的正负。对于慢时间维采样数据的FFT,采用基2的方式完成了基于SDF结构的存储迭代FFT处理器设计,能够实现8¹024点FFT处理。最终完成了动目标检测整体电路的设计。随后采用Matlab建模搭建验证平台并产生相应的测试激励,将Modelsim仿真与Matlab对比,验证了不同配置情况下的动目标检测电路,并对仿真结果做了误差分析,相对误差在10^-3数量级。在功能验证正确之后使用FPGA对电路进行了板级验证。使用SMIC 0.13μm工艺库对电路进行综合,在最坏的工艺条件下最大频率为200Mhz,吞吐率可达6.4Gbps。最后进行了形式验证,确保综合后的网表和RTL级代码内容一致。