论文部分内容阅读
工艺的进步和消费电子市场对高密度非易失性存储的需求，促使多层单元闪存代替单层单元闪存成为闪存市场的主流，但同时提出数据可靠性的需求。针对多层单元闪存中存在的多比特随机错误问题，闪存控制器中需要实现低功耗高带宽的差错控制编解码器。本毕业设计首先在riBM/RiBM算法的基础上，对BCH码的关键方程求解部分进行研究创新，提出二进制版的riBM算法，修正现有的SiBM算法的错误，并且提出更加优化的另外两种算法，硬件上实现了带宽为1.6Gbps的BCH编解码器；其次，本毕业设计对LDPC码进行尝试，实现了802.11g中使用的LDPC编解码，由于时间的因素，部分工作尚未完成。本毕业设计的差错控制编码完全符合ONFI2.x的带宽要求，但是对ONFI3.0只是部分模式支持，带宽有待提高。