随着21世纪的到来和互联网技术的迅速发展，信息安全变得越来越重要。密码学和密码算法是信息安全的核心技术，密码算法的安全性决定了信息安全的强度，而其性能也将决定信息安全对于信息化进程起到的是保障、推进作用，而非阻碍。因此，密码算法的优化实现是信息安全领域的一个重要研究方向。本文首先对当今主流的密码算法以及它们的优化方法进行了详细的介绍。其次，由于FPGA平台在并发运算上得天独厚的优势，本文提出了一种基于FPGA平台上的AES算法优化方法。论文的主要工作分为两部分：第一，将AES算法中ExpandedKey操作作为一级流水线，以此来减少每一级流水线的延迟，从而达到加速AES的目的。第二，使用混合轮内外流水线结构，采用21级流水线的优化方式，以空间换时间，从而达到加速AES的结果。最后，通过Modelsim和QuartusII这两款强大的仿真软件，给出了本文算法的一些实验结果，并通过与其他同类型设计结果的比较，验证了本文提出的优化方法有着更好的综合性能，对于AES的实际应用具有较好的参考价值。