论文部分内容阅读
随着通信和网络技术的高速发展，嵌入式处理技术的更新备受瞩目，这也推动了高性能嵌入式系统的高速互连技术的发展革新。为了适应嵌入式系统的发展需要，业界领先的半导体和系统制造商Motorola和Mercury共同研发了RapidIO高速互连标准，这种互联标准可以实现任意拓扑结构和点对点操作，同时具有高效性和高可靠性，并且能够实现有效的链路级流量控制。RapidIO互联标准作为唯一的嵌入式系统互连国际标准，其基于数据包交换的高性能通信方式，有效地改善了嵌入式系统互联的现状。RapidIO物理层IP是RapidIO设计中最关键的部分。串行RapidIO协议的层次结构包括逻辑层、传输层和物理层。 本文首先介绍了RapidIO的层次结构以及每一层的功能，然后通过对串行物理层的分析和研究，把串行物理层从上至下分为Buffer子层，串行协议子层(SPS)，物理编码子层(PCS)和物理媒介子层(PMA)。其中，Buffer子层，串行协议子层，物理编码子层是物理层的数字控制系统，本文详细阐述了数字控制系统中的每个子层工作原理以及实现思路和方法，并对其中的关键模块的原理和设计方案进行了详尽的说明。本文通过Verilog硬件描述语言对物理层数字控制系统进行编码，并在其中嵌入了完善的内建自测试系统以便于芯片测试。在实现RapidIO物理层数字控制系统的基础上，对其中Buffer子层的结构进行了优化，更好地利用了Buffer子层的空间，有效地提高了传输效率。在VCS仿真环境下，对RapidIO物理层IP进行了模块仿真，环路验证以及系统级验证。系统仿真和FPGA验证结果表明，本文的物理层设计中的发送通路、接收通路工作正常，错误管理、工作状态管理以及链路级流量控制功能正确。本文的设计内容在华力40nm工艺下进行了流片验证，测试结果表明，本文设计的RapidIO物理层串行传输速率可以达到5Gbps，功能和性能指标都可以满足RapidIO协议要求。