本论文的研究对象主要在于MPEG2标准的视频解码部分(ISO/IECl3818-2)，主要目的是研究一种适用于MPEG2视频解码的软件解码和硬件解码相结合的混合解码系统方案与技术，并完成相应的硬件加速模块的设计与实现。与纯粹的软件解码或硬件解码方案相比较,该软硬件混合解码系统是一种兼顾解码速度与灵活性的方案。通过对MPEG2视频标准的阅读与理解，以及MPEG2数字视频压缩的原理及视频编解码技术的研究和分析，在熟悉了MPEG2视频解码流程及相关视频解码算法的基础上，完成了针对MPEG2解码程序中各个算法模块的运算量的统计分析(profile)，找出了其中两个运算量较大的算法模块变长码解码(VLD)以及8X8二维逆离散余弦变换(IDCT)，用硬件加速的方式米设计这两个算法单元，以替代相对应的软件算法子程序，以达到降低软件解码的开销，从而提高整个视频解码系统的解码速度的目的。在VLD硬件加速模块的设计中，提出了一种新的Huffman码表的压缩与存储技术，以节省存储空间，提高解码速度，VLD解码最高可达到每个时钟剧期处理一个数据的速度；在2D-IDCT、硬件加速模块的设计中，采用了可配置的并行乘累加器(MAC)阵列及流水线架构来提高IDCT变换速度，最高可达到每个时钟周期处理一个Sample的处理能力。VLD及IDCT两个硬件加速模块都采用Verilog硬件描述语言，已经完成了所有的设计与验证工作，具有完全同步、可综合、可复用以及可配置等特点，可以作为独立的嵌入式IP 软核应用于SoC设计巾。