随着嵌入式系统复杂度的不断提高,以FPGA(Field Programmable Gate Array)为代表的可编程逻辑器件得到了广泛的应用。FPGA为开发者提供了便捷的硬件电路设计方案,通过FPGA辅助设计软件可以在线的完成硬件电路设计的整个过程,大大缩短了嵌入式系统的开发周期。在FPGA硬件电路的设计流程中,布局是最耗时的一个阶段,也是对最终生成的硬件电路质量影响较大的一个阶段,提高布局阶段的效率往往能够较大程度的缩短FPGA的设计周期,因而关于FPGA布局问题的研究一直是近年来的热点。FPGA布局需要解决两个主要问题,布局评价方法的确定和布局算法的设计。布局评价方法决定了布局的优化方向。现有的布局软件通常以连接各个逻辑块的布线长度来作为布局优劣的评价标准,随着动态可重构FPGA的发展,单纯考虑布线长度的布局评价方法体现出一定的局限性。本文对此问题进行了研究,并在对原有方法局限性进行分析的基础上提出了综合考虑布线长度,面积代价布局评价方法。实验表明,新的布局评价方法能够有效的较少布局面积。FPGA布局算法关系到布局求解的效率和最终布局的质量。FPGA布局是一个NP难问题,通常需要采用启发式算法对布局进行迭代求解,目前已有一些布局工具如VPR采用模拟退火算法来进行求解。本文研究了FPGA布局问题的模拟退火解决方案,并对其局限性进行了分析,在此基础上提出了遗传算法解决方案和自动控温的改进模拟退火算法解决方案,通过实验对三者的性能进行了对比,分析了算法的效率和扩展性问题。最后利用自动控温的模拟退火算法对VPR布局工具进行了改进。测试结果显示,改进后的VPR布局工具能够在不牺牲布局质量的情况下,高效率的完成布局,并且很好的解决了原布局算法所存在退火进度控制问题,建立起退火进度和布局优化速度的联系,具有良好的扩展性和可用性。