随着采用电池供电的便携电子产品的迅猛发展和普及,其性能要求越来越高,而且电池技术的发展远远不及IC及电子系统的发展,迫切要求采用低电压的模拟电路来降低功耗,因而低压低功耗模拟电路设计技术正成为目前的研究热点。模拟乘法器是超大规模集成电路通信系统中重要模块之一,被广泛应用于混频器、可变增益放大器、自适应滤波器、锁相环等信号处理单元中,因此研究低压低功耗模拟乘法器设计显得非常必要。本文首先对国内外模拟电路低压低功耗设计技术进行了广泛的调查研究,并分析这些技术的优缺点;其次介绍模拟乘法器的基本概念,乘法运算实现方法以及模拟乘法器的相关应用;最后,基于饱和区工作的MOS型乘法器,提出了两种应用于低压低功耗模拟乘法器电路的子单元-并联耦合单元和减法单元,并就这两种单元构成的乘法器电路进行了系统的分析与比较,在吸取了这几种乘法电路技术成果的提出了一种新型低压低功耗模拟乘法器结构。整个电路采用标准0.18μm CMOS工艺参数进行设计,并经过HSPICE工具仿真,仿真结果显示,当电源电压为1.5V时,整个电路的静态功耗可低至0.27mW,直流线性输入范围达到-0.4V~0.4V,-3dB带宽达到1.5GHz,通过采用MATLAB软件对输出电压进行傅里叶分析,得到在输入2MHz正弦信号时,输出电压中最大的谐波分量(三次谐波分量)比基波分量要低30dB,相比于其他几种低压低功耗乘法器,此乘法器电路既延续了它们低功耗宽频带的优良性能,更重要的是电路非线性失真有了很大改善。最后给出了本电路的版图设计,相比于其他几种乘法器结构,电路元器件数目更少,电路更加简单,版图芯片面积进一步减小,因而该乘法器电路有望在要求低压低功耗高线性的高频模拟信号处理系统中得到广泛应用。