随着验证在IC和SoC中地位的不断提高,System Verilog语言和验证方法学特别是通用验证方法学(UVM)的推出大大促进了验证技术的发展,为解决验证面临的问题提供了新的思路。本文旨在设计一款基于UVM的验证平台,结合断言验证、覆盖率统计技术,完成对AXI4总线协议IP核的带约束随机激励验证。论文首先分析了当前验证技术中验证语言、验证方法学的发展历程以及所面临的问题,随后深入研究基于UVM的验证平台并最终搭建符合UVM验证方法学规范的验证平台。该平台采用了UVM典型的分层架构,利用UVM类的继承并定制出各个针对AXI4协议的通用验证组件(UVC),建立UVM树,完成平台的搭建。该平台具有一定的可移植性和可重用性。另外,本文的两个待测模块(DUT),分别是XILINX公司的AXI4 RAM IP核和实验室嵌入式CPU总线部分的AXI4从机接口(AIX4 SI)。本文的UVM验证平台采用System Verilog语言进行设计,DUT模块均是基于Verilog HDL的IP核。利用Modelsim软件启动验证平台,完成了对AXI4 RAM的系统验证,包括AXI4猝发传输的随机激励验证、自动化比对、断言验证以及覆盖率统计,并以验证报告的形式给出验证结果。随后,对平台的可重用性进行分析,提出了从AXI4 RAM到AXI SI的平台重用移植方案。仿真测试的验证报告表明,断言全部命中,功能覆盖率为100%,AXI4 RAM通过了本文UVM验证平台的系统验证。同时,该平台具有一定的实用性,通过移植可用于其他AXI4协议DUT的系统验证。