近年来,我国的集成电路产业发展迅速,陆续涌现出不少优秀的半导体公司,很多公司、研究所和高校也将目光放在了高性能集成电路研究上,高性能集成电路的高工作频率、低功耗等特点要求必须采用先进半导体制造工艺进行制造。在此背景下,集成电路产品的可靠性是其具有国际竞争力的重要保障。对此,本论文开展了先进工艺下集成电路ESD全芯片防护的研究工作。本文讲解了ESD的基本概念,通过统计数据说明ESD引起集成电路失效带来的损失之大,对集成电路的ESD防护研究迫在眉睫。在急需对集成电路进行ESD防护的基础上,引出ESD防护设计的基础概念,介绍ESD防护设计窗口在ESD设计中的指导作用。讲解二极管、BJT管、MOS管和SCR等器件的ESD工作原理。说明常规SCR的瞬态特性不符合ESD设计窗口,引入MLSCR、LVTSCR等低触发电压SCR的原理分析。由于为了进行电平兼容,先进工艺下的部分I/O会工作在高压下,高压I/O的ESD防护需要投入更大精力。ESD全芯片防护首先需要研究ESD器件的性能,本文基于28nm CMOS工艺对二极管、MOS管、低触发电压SCR以及Cascode器件进行研究。其中二极管与MOS管的结构简单、工艺兼容性强等特点,是用于全芯片ESD防护的首选器件。研究表明,二极管单位面积防护能力最高;MOS管作为ESD防护器件不用特意优化触发电压与维持电压;MLSCR、LVTSCR和MVSCR等低触发电压器件,具有回滞特性且发生回滞后导通电阻极小的特点。本项目中针对高压过驱动类型电路,研究Cascode的ESD表现,Cascode结构可以有效避免高压对常规器件栅极造成热载流子集聚以致发生器件性能衰退。本文介绍了全芯片ESD防护理论,考虑到研发时间、制造成本和性能稳定性,采用研发周期快、器件稳定性强的基于电源轨的全芯片ESD防护方案。首先对被防护芯片的模块进行抽象分解,抽象出各模块与各电源轨之间的关系。芯片主要分为数字输入输出模块、模拟输入输出模块以及内核逻辑模块,ESD全芯片设计的目的是在芯片的两个位于任意模块的任意引脚之间发生ESD事件,都有对应的ESD泄放通路对其进行防护。通过设计的ESD器件完成对ESD的全芯片防护,流片结果显示高压引脚在ND ESD脉冲下未达到既定防护标准,对此提出后续改进方案,成功定位出问题点并提出解决方案。