随着各类新型CPU的研发与问世,计算机的计算性能和计算效率都有大幅度提升。然而半导体技术的物理性能却是有限的,没有办法满足持续增长的数据量对于CPU计算能力的需求。进入21世纪随着GPU（Graphics Processing Unit）和现场可编程门阵列（Field Programmable Gate Array）等用于专用计算的新型处理器和电子器件性能的不断提升,异构计算开始成为提升计算性能的有效方法,并且逐步成为高性能计算（High Performance Computation）领域的重要组成部分。虽然FPGA在异构计算中扮演着越来越重要的角色,但其设计流程不仅效率低下,并且要求设计人员熟悉底层电路结构进而提高了使用的门槛。高层次综合（High-Level Synthesis）可以让开发人员用更熟悉的编程语言、高级别的抽象水平,更加高效地设计FPGA电路。在使用HLS工具（如Xilinx Vivado HLS）时,为了创建高性能的电路,需要特定的设计模式和技术（加入pragma指令）。此外,设计高效的并发和数据流结构需要对硬件有深刻的理解,无疑给程序员带来了更高的学习成本。就此问题本文提出了一套函数式并发编程范式,由C++模板实现,可以在FPGA上通过调整预定义参数快速实现并行流水线计算模型。该模式库的使用可以灵活适配算法中的并行结构和流式结构,大大提高了编码效率。而其中函数式语言本质上更加适合用于高级硬件的生成,因为它们的函数副作用有限,各函数模块可以直接映射到硬件流水线上。本文使用提出的函数库根据量子粒子群优化算法（Quantum Particle Swarm Optimization）的特性针对FPGA上进一步实现了优化。本文的贡献如下:（1）对高层次可综合（HLS）函数进行并行化分析,使用函数式编程对常见的并行化模型提出四种通用并行化算子的设计构想,提出了基于C++模板的硬件生成策略的高性能计算模式。可以在FPGA上仅通过修几个简单的参数便可实现高性能算法,具有很高的通用性;这四个算子分别是Tree OP、Map OP、Zip With OP和Reduce OP。对于提升频率导致一些复杂计算时间超过当前时钟周期的情况,本文对Reduce算子提出了一个长流水线结构改进方法。（2）使用本文提出的函数库针对QPSO在FPGA上的实现进行优化。因该算法具有大规模密集计算的特点,本文针对该特点对粒子进行分组展开,按照计算模式分析其数据流动并在FPGA上的实现进行了有针对性的优化。结果表明,QPSO在Xilinx Kintex Ultrascale xcku040上与Intel Core i7-6700 CPU相比,实现了高达123倍的加速比;设计实现向量距离平方和函数,该算法仅用一行代码完成实现,并通过该实验分析了各参数对生成硬件结构与硬件资源的影响。