论文部分内容阅读
随着电子及通信技术的发展,如今的混合信号集成电路设计的方向主要集中在片上系统(SoC)的设计。混合信号SoC主要是将模拟电路模块、数字电路模块及存储器等集成于一个芯片之上,在无线通信、数字通信及手机芯片中得到广泛的应用。在混合信号SoC中,有些电路模块是处理模拟信号的,同时,也有部分模块是处理数字信号的,这就要求两种信号之间必须能够进行转换。因此,SoC芯片中比较重要的模块就是模数转换器(ADC), ADC作为SoC芯片中模拟和数字模块的接口,已经成为了SoC设计中专注的焦点。按照转换周期的不同,ADC可以分为高速ADC、中速ADC和低速ADC；但是按照结构,ADC可以分为直接比较型(Flash ADC)、流水线型(Pipeline ADC)、积分型及逐次逼近型(SAR ADC)等。任何结构的ADC组成模块中,比较器都是最重要的模块,其性能指标直接影响着ADC的整体性能。通常情况下,比较器的性能指标主要包括速度、精度、功耗、失调电压、工作电压等。但是,不同结构的ADC,对比较器要求是不同的。比如,SAR ADC的主要特点是速度低,其对比较器的要求是高精度,而不是高速度；Flash ADC的特点是高速度、功耗大,那么,Flash ADC中的比较器一定要满足高速度、低功耗等等。本文主要对Flash ADC中的高速低功耗比较器进行分析和设计,完成了前置放大器、锁存比较器及输出缓冲级电路等子模块的设计及优化,主要以降低传输延迟为优化目标。根据设计指标的要求,提出了高速低功耗比较器的两种设计方案,通过比较分析,选择性能较优的比较器设计。在确定比较器的设计方案后,对高速比较器进行了前仿真、版图设计及后仿真。本文基于TSMC0.18um CMOS工艺,实现了一个可以应用于8比特,1GHZ采样速率的Flash ADC中的高速低功耗比较器。高速低功耗比较器采用预放大锁存比较器结构,后仿真结果表明比较器的工作电压为1.8V,共模输入电压为0.85V,工作时钟为1GHZ,功耗约为1.09mW,失调电压为±1.8mV,传输延迟小于l00ps,完全符合8比特,1GHZ采样速率的Flash ADC对比较器的要求。