IP网络链路时延和带宽利用率的有效测量模型研究

来源 :重庆邮电学院 重庆邮电大学 | 被引量 : 0次 | 上传用户:deepseaxing2
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
及时、准确获取网络内部各条链路的时延和带宽利用率信息,以便实时、充分了解网络的状态,是资源管理、拥塞控制、多路径路由等网络管理与控制手段的关键之一。高速IP网络要求测量方法满足快速、及时、准确和低开销的特点。 目前针对时延和带宽利用率的测量分别采用了不同的测量模型架构,要想同时获得链路时延或利用率信息,必须启动两套测量系统,这样既增加了测量开销,也不利于测量系统的维护和测量结果的进一步分析和使用。而且,现有的时延测量模型存在测量精度差、安全性差等问题,影响了其在实际网络中的实用性。而带宽利用率测量模型通常基于SNMP/RMON机制,或基于类似NetFlow的机制,加重了路由器的处理负担,影响路由器的转发性能。 本文提出一种可以同时获取网络内部链路的时延和带宽利用率的测量模型,称为线卡采集代理模型。通过设置于网络节点接口上的线卡采集器实时监测并统计链路上的流量,由预先设置好的线卡采集代理点集合发来的探测包将统计信息带回代理点,同时,通过计算发往同一条链路两个端点的探测包的往返时间差得到该链路时延,各代理点将汇总后的结果向网络监测中心(NOC)报告,由NOC进一步得到全网监测结果。该模型以顶点覆盖和边覆盖的相关理论为基础,证明了以最小代价混合覆盖全网的问题是NP-难的,并提出新的贪心近似算法,仿真结果验证了算法的有效性。 作为模型的实现技术基础,本文提出的线卡采集技术便于硬件实现,符合未来路由器技术的发展趋势,也可作为传统测量方法信息采集技术的有效补充。基于FPGA实现了线卡采集模块的硬件功能仿真,进行了模块级功能测试,结果显示功能与性能达到了设计要求。最后,对整个模型系统进行了仿真测试,结果说明文中模型是可行的。
其他文献
期刊
期刊
集成电路设计尤其是处理器设计,是体现国家科技实力的重要标准.使用中国自行研制的通用处理器,一直是集成电路产业从业者的梦想.中国的集成电路工业近年来取得了长足的进步,
目前网络中的多媒体应用丰富多彩,但分析起来不外乎是文本、图形、图像、视频、动画和声音等媒体类型的组合。对于网络的提供者来说,如何评价其向用户提供的网络服务是一个值得
期刊
期刊
期刊
视频拼接技术作为计算机视觉和计算机图形学两个学科上的交叉研究领域,在近年来得到了极大的关注,成为这两个互补领域的研究焦点之一.视频拼接技术广泛应用于虚拟现实、电影
期刊
期刊