本文基于eMemory公司的逻辑工艺OTP单元，设计了一个存储密度为1K×13bits的OTP存储器，数据宽度为16bits，工作电压范围为2V到5.5V，电源电压3V以上时读取时间不超过100ns，编程时间不超过30μs，读取电流不超过2mA，静态电流典型值为1μA。本文首先介绍了OTP存储器的发展背景和研究进展。然后分析了OTP存储单元的工作机制，对比研究了两种存储阵列结构，完成了内核架构的设计。在电路设计方面，本文详细介绍了OTP存储器各功能模块的工作原理及设计方法，重点设计了电路电压产生模块，采用带隙基准电路来对电源电压进行校准得到读取电压，同时完成了对各个模块仿真与分析。接着本文根据设计原理图完成了整体电路的版图设计和整体电路的读写仿真。最后对整体设计过程中遇到的几个重点问题进行了分析和解决。本课题是在0.18μm标准CMOS工艺5V器件模型上完成的设计，目前国内较少报道。本次设计的OTP存储器IP在成本和工艺复杂度等方面都具有优势，而且可以满足2V到5.5V的电源电压工作范围。