由于LDPC码是一种性能极佳的纠错编码,拥有高效译码算法和适合并行操作的硬件实现等优点,因此在信息可靠性传输领域有着良好的应用前景,成为当今信道编、译码领域最受瞩目的研究热点之一。本文结合深圳国微技术有限公司的科研项目,采用理论分析、计算机仿真和硬件实现相结合的方法,对基于CMMB传输系统的LDPC译码器设计和实现中的几个关键问题进行了研究。由于LDPC码是线性分组码的一类,首先对线性分组码作了简要概述;接着研究了LDPC码构造方法和编、译码原理,重点对CMMB传输系统中的LDPC码在各种译码算法下进行性能仿真,并确定硬件实现的最优译码算法;最后详细描述CMMB传输系统中LDPC译码器的ASIC设计和实现,同时指出该设计的不足之处以及进一步研究方向。本文最大特色是利用CMMB传输系统中LDPC码校验矩阵的特性,对存储器的使用进行优化设计,大大减小了芯片面积,具有一定的实际价值。