论文部分内容阅读
快速傅里叶变换(Fast Fourier Transform,FFT)结合高速硬件能够实现对信号的实时处理,在图像处理、生物医疗、大数据以及云计算安全等智能领域广泛使用。但随着当前人工智能(AI)的快速发展,底层硬件面临计算能力不足的瓶颈,对底层核心算法提出更高需求。尽管数字信号处理领域中FFT算法的提出已大大提升了计算性能,但面对工程上大点数FFT变换的巨大计算量和移动终端的硬件资源限制,传统FFT算法的运算性能也无法满足高速硬件的实时性需求,对其优化加速及减少资源损耗十分必要。本文围绕FFT算法优化、硬件实现以及在全同态加密中的应用进行了研究,主要工作及创新如下:1、针对实数域和复数域上实现FFT算法不能达到高速率和低资源使用率的问题,介绍并改进了一种基于有限域的FFT算法,首先利用有限域的循环特性构造最小多项式的方式来化解FFT算法的乘加法运算次数,以满足底层算法加速的初步需求,随后对算法进行了相对应的硬件实现和优化,设计出基于GF(24)的15点FFT硬件实现框架,并对其在FPGA上完成验证。对比有限域离散傅里叶变换(Discrete Fourier Transform,DFT),结果表明,优化后的算法逻辑单元数减少145,最高时钟频率从299.94MHz提升到359.84MHz。2、针对当前传统大整数乘法存在计算时间长、资源损耗过大问题,提出了一种基于有限域FFT的Schonhage-Strassen算法,算法中利用卷积定理和有限域相结合的方式提高大整数乘法的计算速率,随后利用一个轻量级运算实例给出其演算过程,并完成了相对应的FPGA硬件实现设计,最后通过仿真波形来验证算法正确性。3、全同态加密作为云计算安全领域中一种重要加密算法具有重要的研究意义,针对当前全同态加密方案中难以解决的大点整数乘法运算问题,提出将改进后的Schonhage-Strassen算法应用到全同态加密算法中,同时对其中最重要的运算单元16点FFT进行了改进,提高了16点FFT算法性能,进一步优化了该全同态加密方案。随后在FPGA上对16点FFT算法进行硬件设计及优化,并在软件工具上进行仿真与性能分析,优化后逻辑单元利用减少56%,最高时钟频率提高约219%,验证了该优化算法的正确性和优越性。