论文部分内容阅读
随着处理器处理能力的不断提升,伴随而来的是高速海量数据的传输和存储问题。对于传统的并行总线,由于时钟频率的不断增加,不能确保数据传输的可靠性和稳定性。业界开始选择更加可靠的高速串行的数据传输方式。在低电压差分信号的帮助下,高速串行传输技术不断发展,逐渐替代并行总线在数据传输领域的地位。本文经过深入分析市场需求以及测试测量系统的发展状况,综合考虑高速串行总线和接口的使用情况和发展趋势,提出了基于VPX总线的高速串行Rapid IO的数据传输设计方案,搭建一个可以实现高速海量数据传输的硬件平台,在该平台上实现SRIO(Serial Rapid IO)双信道3.125Gbps的高速串行环形通信,为将来高速数据传输和高速数据处理提供可行的解决方案。在高速VPX总线串行通信系统实现中,PCB板卡设计难度大,稳定可靠的板间互连通信是设计的技术难点。本文利用通道仿真方法,在高速互连底板和通信子板之间建立通道仿真模型,从浴盆曲线和眼图中提取关键信息,通过分析通道传输能力和误码率来指导系统硬件研制。成功研制出以Xilinx公司的FPGA为主控制器的通信板卡和高速VPX总线互连底板。在该数据传输平台上设计环形SRIO通信结构,其中SRIO接口由FPGA提供的GTX高速串行收发器实现,使用Xilinx提供的IP核完成SRIO接口。基于IP核提供的接口进行了数据包封装。环形通信结构使用DOORBELL指令完成,在数据传输之前通过广播DOORBELL指令使得板卡获知自己的工作信息,通过指令握手操作完成数据环形传输。扩展实现DDR3缓存功能,基于写DDR3优先级高于读DDR3优先级的方式完成,解决了短时间内大量突发数据的缓存需求。测试显示,本文实现了基于VPX总线互连底板的双信道高速串行Rapid IO的板间环形通信。实际环形数据传输速度达到540.68MB/s,接近通信协议的理论速度,缓存速度为289.72MB/s,达到设计要求。