近20年来,随着计算机技术的广泛应用,许多应用场合都要求计算机必须长期稳定、可靠地运行,作为计算机系统核心的微处理器的可靠性因此受到广泛的关注。辐射和电磁干扰是目前造成的微处理器失效的主要原因,其造成的单粒子效应对于微处理器可靠性的影响是当前高可靠微处理器设计技术研究领域关注的焦点。单粒子效应中的单粒子翻转(SEU)现象不会损坏逻辑电路,但可改变逻辑电路中信号的状态,从而造成电路工作紊乱,引发故障。SEU具有偶然性、突发性和随机性,因而成为目前高可靠微处理器抗单粒子效应设计中主要防护的对象。提高微处理器可靠性最根本的方法是采用特殊的工艺和元器件,但是昂贵的实现成本使其只适用于可靠性要求极高的航天领域和军事领域。对于商用微处理器而言,从体系结构的角度进行可靠性设计是开销、性能和可靠性之间的一种较好的折中方案。本文的研究工作具有重要的理论意义和实用价值。经典的微处理器可靠性设计技术集中于提高时序电路和存储器的可靠性。但是随着VLSI工艺的进步,芯片特征尺寸变小,电路临界电荷减少,组合电路对单粒子翻转越来越敏感,成为和时序电路一样易受SEU干扰的部分。针对上述问题,本文研究了针对SEU的高可靠微处理器设计相关关键技术,在此基础上设计实现了一个高可靠微处理器原型HR8051,并对其进行了测试和分析,验证了多种微处理器可靠性设计技术的有效性。首先,本文分析了单粒子效应对于微处理器的影响,特别是对时序电路和组合电路的影响。在此基础上,详细分析和讨论了四种微处理器可靠性设计关键技术。针对传统三模冗余技术只能保护时序电路的不足,本文将时间冗余和空间冗余结合起来,提出了用于加固非反馈型电路的普通时空三模冗余技术和加固反馈型电路的带双沿触发寄存器的增强型时空三模冗余技术,从而在提高时序电路可靠性的同时增强了组合电路的容错性能。在深入分析检错纠错码(EDAC)技术原理、特点的基础上,本文针对普通汉明检错纠错码的不足,提出了一种改进的汉明检错纠错码方案,降低了普通汉明码的误检率和误纠率。本文针对算术逻辑运算单元的结构和功能的特殊性,提出了一种Berger码检错方法,并详细分析和讨论了该技术的原理和特点。同时,本文提出了一种软硬件相结合的控制流检测方法,对其算法和特点进行了详细的论述和分析。最后,本文在上述高可靠微处理器设计关键技术研究的基础上,设计实现了一款高可靠微处理器原型HR8051,对本文提出的各种关键技术进行了实现。通过故障注入和模拟仿真,测试结果表明HR8051的可靠性优于非加固的8051微控制器,从而验证了本文所提出的多种微处理器可靠性设计技术的有效性。