在当代计算机系统中，处理器速度远远高于存储器的速度。Cache技术是提高数据访问性能的经典技术，做为它们二者之间的重要的桥梁，已经在计算技术的多个方面得到了成功的应用，在计算机系统中的性能优化中发挥了重要的作用。但是Cache同时也占据了处理器的大部分功耗。而研究Cache的低功耗和高性能，对于计算机系统，特别是嵌入式系统的优化，都有着重要的意义。Simplescalar模拟器和Wattch模拟器是基于计算机体系结构一级的模拟器，Simplescalar模拟器实现了流水和乱序的功能，而Wattch模拟器在Simplescalar的基础上实现了功耗计算和Cache的延迟计算。本文从高性能低功耗Cache研究的角度对这两个模拟器的内核代码进行了深入地分析。传统的组相联Cache在访问一个数据块时，要同时访问一个组下面的所有路，这样极大地增加了访问的功耗。对于一个n路组相联的Cache，就有n—1路的访问是无谓的。本文基于已有的数据放大单元延迟Cache的模型，对其进行了修改，加入了有效位的预判，提出了一种新的带有效位预判的部分位比较数据放大单元延迟Cache(PTC-V Cache)。它能够有效地减少无效位数据块读取的功耗。从而减少Cache的功耗，继而降低整个计算机系统的功耗。在Wattch模拟器上运行了SPEC95测试程序进行实验，模拟实验结果表明当制造工艺为0.13μm时，PTC-V Cache相比与部分位比较Cache能够平均减少12％的功耗，最多时能够减少40％。对于传统的组相联Cache，PTC-V Cache能够平均降低55％的功耗。而当制造工艺为0.35μm时，PTC-V Cache相比与部分位比较Cache能够平均减少10％的功耗，最多时能够减少32％。对于传统的组相联Cache，PTC-V Cache能够平均降低28％的功耗。