论文部分内容阅读
高速、高精度模数转换器(ADC)是现代无线通信系统中极为重要的模块。无线通信技术不断朝着高传输质量和宽带传输的方向发展,对ADC提出了高速、高精度的性能要求。在众多类型的ADC中,流水线(Pipelined)ADC可以在速度、精度、面积和功耗等性能上进行较好的折中,因此被广泛应用于高速的无线数字通信、高清视频信号处理和电子对抗等电子系统中。论文首先阐述了传统流水线ADC的工作原理,分析了ADC中的误差来源和非理想因素,并推导出ADC中各个模块的设计指标。然后,介绍了无采样保持电路(SHA-less)方案,该技术通过省去前级的采样保持(S/H)电路来降低系统噪声和功耗,同时也说明其可能带来的非理想因素;接着,通过推导证明首级流水线采用多位结构可以降低ADC对电容匹配精度的要求,然后引入量程缩减(range-scaling)技术,介绍了这种技术的优缺点,通过采用较小的电容来实现较低的系统功耗,并提高ADC线性度。综合各种因素后,讨论了系统的功耗建模,对ADC系统功耗进行优化,并确定流水线ADC采用6级电路结构实现:第一级采用3.5位流水线级,中间四级为传统2.5位流水线级,最后一级为2位快闪式ADC。最后讨论了ADC中关键模块的设计,包括增益数模单元(MDAC)和子模数转换器(Sub-ADC),分析运算放大器和比较器对整体ADC性能的影响,并确定其设计指标,然后详细阐述第一级流水线级电路设计和实现,完成一款高性能运放和低失调动态比较器的设计和仿真验证。本论文基于SMIC 65nm CMOS工艺设计了一款13位200 MS/s流水线ADC,电源电压为2.5V。仿真表明,当采样时钟频率为200MHz,输入信号为峰峰值0.8V,频率19.3MHz的差分正弦信号时,第一级电路具有93.2dB的无杂散动态范围(SFDR),14.52位的有效位数(ENOB);当输入频率为80MHz时,第一级则具有90.5dB的SFDR,有效位数达到14.32位。对于流水线ADC整体进行仿真,采用相同的输入信号,仅频率改为25MHz,流水线ADC具有12.17位的有效位数,系统具有80.8dB的SFDR,仿真结果表明本设计能满足系统的指标,同时在输入信号频率很高时,本文所设计的ADC具有中频(IF)采样的特性。