在光纤通信系统中，作为终端设备的光端机由光发射模块、光接收模块、数据接口、用户线接口和数字复接单元等几部分组成。其中数字复接单元用来将若干个低速数字信号合并成一个高速数字信号，以达到扩大传输容量和提高传输速率的目的。目前，数字复接体制主要有准同步数字体系(Parasynchronous Digital Hierarchy，简称PDH)和同步数字体系(Synchronous Digital Hierarchy，简称SDH)，从长远看，SDH终将取代PDH。但由于PDH复接系统信道利用率高，设备简单，因此，在一些小规模、小容量的通信网中，仍具有广泛的市场和应用价值。design 在数字复接系统中，发送端主要由支路时钟提取、码速调整、复接三部分组成，接收端主要由定时脉冲形成、分接、码速恢复三部分组成。在以往的电路中，PDH复接系统的许多部分是利用模拟电路实现，这具有一定的局限性： (1)模拟电路难以集成，不利于设备的小型化； (2)模拟电路的稳定性和抗干扰能力差； (3)模拟电路的性能难以满足需要，例如，在支路时钟恢复电路中，模拟锁相环难以满足噪声抑制要求； (4)模拟电路会增加生产、调试过程中的难度。 本文研究的重点是数字光端机芯片中的数字复接系统的设计与实现。归纳起来本文做了以下具体工作： (1)、设计了一种低成本、具有12路E1接口、采用单片FPGA实现、通过光纤传输的中小容量数字复接系统。 (2)、芯片内置HDB3编解码器和2Mhz数字时钟提取电路。简化了外围电路设计。 (3)、设计实现了2M数据码速调整和恢复电路，并利用数据平滑技术解决了塞入抖动问题。 (4)、系统设计采用Verilog HDL硬件描述语言编程实现，文中给出了部分计算机仿真结果。 本文的设计成果可用于数字光端机芯片以及片上系统设计中，对数字复接／分接系统的设计具有一定的参考价值。