锁相环是高速通信系统和系统芯片中必不可少的模块之一,应用十分广泛。锁相环测试需求随着其使用数量增加而逐步提高,而传统锁相环测试方案已经无法满足该需求,因为传统测试方案依赖片外测试设备,具有测试成本高、测量准确度低、设备应用具有局限性等缺点。为了解决上述问题,内建自测试(Built-in self-test,BIST)方法是一种有效的解决方案。抖动作为锁相环重要参数之一,在锁相环测试领域显得越来越重要,锁相环内建抖动测量电路(Built-in jitter measurement, BUM)已成为现在的研究热点。本文首先综述了锁相环、抖动以及锁相环BUM技术三部分,提出本文的设计目标是全数字高精度内建抖动测量电路。接着分析现有欠采样抖动测量技术存在的问题,包括采样时钟要求严格、测量精度不高、硬件开销大等。针对这些问题,本文提出基于中央对称欠采样内建抖动测量(US-BUM)技术,该技术包括互采样、中央对称技术和可预测性抖动测量技术。1)互采样利用片上多个锁相环进行相互测量,通过多组测量值求出每个锁相环的抖动值,减少对理想时钟的依赖。2)中央对称技术包括一种改进的抖动信息提取(中央对齐)方式和基于对称舍弃法的采样数据处理方式。改进的中央对齐方式可以有效过滤其他抖动成分,从而测量锁相环周期间抖动；对称舍弃法则对每个跳变过渡区直接进行概率密度函数直方图统计,且对采样值取绝对值。3)可预测性抖动测量技术是指对一组锁相环进行多种分辨率的测量.通过最佳测量比或测量预测得到最终的测量结果。对于提出的基于中央对称US-BUM测量技术,首先在MATLAB环境中搭建其行为级模型,实验结果表明测量分辨率与测量结果呈现线性相关(相关系数为-0.985),互采样测量结果是待测锁相环和采样锁相环抖动的综合作用。接着,在SMIC 40nm LL工艺下,通过标准数字设计流程实现测量电路的前后端设计,通过前仿真验证测量电路各个模块功能正确性,后端版图面积为4434.6μm2(占锁相环面积8.8%),版图后仿真显示本文提出的基于中央对称US-BUM测量电路平均误差为1.92%。最后,本电路利用Altera公司的DE2-115开发板进行验证,测量误差为3.9ps。