由于数字电路设计方法的不断发展与革新，片上系统设计方法已逐渐成为主流的设计理念。而随着片上系统的规模和复杂度不断提高，对可复用IP核的使用要求也变得更为严格。但是，为了加快片上系统设计效率，缩短产品上市周期，又必须保证IP核功能的正确性。因此，如何缩短IP核的验证耗时十分重要。　　 本文面向IP核验证领域，针对复杂验证耗时过长的问题，提出了一种基于硬件加速的IP核验证系统，通过软硬件协同工作模式，在不影响验证效果的前提下，达到提高IP核验证效率的目的。同时，对目前硬件加速系统普遍存在的不足进行深入的分析和研究，提出全信号可监测系统。即使待测IP核工作在完全封闭的硬件环境下，该系统依然可以对其内部信号进行提取和观测，以便测试人员分析。　　 本文在研究内容的基础上，设计出了使用全信号可监测系统的硬件加速技术，并最终应用在IP核验证系统中，实现了验证过程的加速。