视频信号处理芯片是数字电视的核心芯片之一,其主要功能是将输入源通过信号处理转换成显示终端所要求的格式,并且利用OSD菜单调节实现多种显示功能。本论文的研究来源于天津市科技发展计划项目《视频信号处理芯片的研发》,视频图像缩放技术是该项目课题中的重要组成部分。本文通过对现有视频图像缩放算法研究和分析,提出了适于视频信号处理芯片的缩放算法以及硬件实现架构,最后给出了视频缩放模块的仿真和FPGA验证结果。本文研究了现行的两类主要算法:基于像素位置的插值算法和基于图像内容的插值,分别采用了三次样条插值和基于边沿检测的插值缩放算法(方向性关联插值算法和拉普拉斯边沿检测插值算法)。三次样条插值结构简单,可以实现水平和垂直分离的行缩放和列缩放。基于边沿检测算法在三次样条结构基础上对图像的边沿方向进行检测,并在边沿方向上进行菱形插值处理,以降低插值过程中损失的图像边沿信息。仿真结果对比显示,此类算法拥有比三次样条插值算法更好的图像处理质量。同时通过外部MCU的可控制性和OSD人机交互菜单的属性调节达到了系统的可配置性和扩展性,实现多种格式之间的转换和宽屏的多功能显示。本文采用自顶向下(Top-Down)的设计方法,按照系统功能模块划分、模块的RTL级代码设计、软件功能仿真、逻辑综合以及FPGA硬件功能验证等主流IC设计流程,提出了一种具有可配置的视频缩放IP软核的设计方案。到目前为止,本项目已经完成了FPGA验证,通过了天津市科委的验收。