超深亚微米技术的应用使得芯片的集成度大幅提高,集成电路设计正快速地向系统芯片SoC(System-On-a-Chip)设计方法转变,逐步地将各种预先设计和验证的芯核(core)集成在一个芯片上,这种基于芯核的设计风格和创新技术,大大增加了设计产量,使得在一个SoC上集成数亿个晶体管成为可能,也加快了产品投放市场的时间,但是,不断增加的芯片复杂性和测试数据量,也使芯片的测试费用不断上升,尤其是自动测试设备ATE变得越来越昂贵,测试问题已经成为SoC发展的瓶颈。 测试数据压缩是解决SoC测试问题的一种行之有效的方法,它可以用于减少所需存储的测试数据量。测试向量集经压缩(编码)后,数据量可以缩小20倍以上。测试时,压缩后的数据经过解码电路被还原为原始的测试向量,施加到被测电路完成测试。 本文所做的主要工作如下: 1.介绍了基本的SoC测试相关知识及目前主要的SoC测试方法。 2.提出了两种针对多扫描链的测试数据压缩方案: ①基于多扫描链的两维(纵向/横向)测试数据压缩方案有效降低测试的数据存储量,减少测试时间。首先,运用相容压缩技术对多扫描链环境下的测试集进行压缩,合并相容扫描链;然后,针对合并后的多扫描链测试模式,按照测试模式间差别字的多少,进行优化排序,记录相邻的差别字,并将差别字按字典方法编码进行再压缩。 ②基于多扫描链的逆向折叠测试数据压缩方案是在基于折叠计数器的测试数据压缩方法的基础上,利用测试模式间的逆向折叠关系,通过一个逆向折叠种子和测试模式间的逆向距离值来记录整个测试集。在整个解压过程中本方案不需要进行种子的重播种,只利用逆向距离值实现模式间的转变,高效地述原出原测试集,这种方法有效地减少了测试数据量和测试时间。 3.设计开发了针对以上两个方案的实验程序,提供了实验结果,在采用相同实验数据的情况下,与混合码等方案的实验结果进行了比较,结果表明本文的方法明显具有更高的压缩率,同时,解压结构也较简单,因此,本文的方案拥有高效而快速的综合测试性能。