本文利用DOE(试验设计)技术对厚膜电阻工艺中的丝网印刷工序进行了统计表征与优化。在电路优化方面,以射频放大电路为对象,基于试验设计技术对该电路进行优化,并与基于PSPICE优化模块的优化结果进行对比与分析。同时,对仿真试验过程中存在的某些问题进行了分析与解决。本文的主要工作有以下几方面:针对厚膜电阻工艺中的丝网印刷工序,利用响应曲面设计,通过试验数据建立了表征该工艺设备的统计模型。并基于该模型进行工艺设备优化,找到最优的工艺因素组合,使电阻厚度满足目标范围的条件下,电阻厚度的离散程度达到最小,从而减小厚膜电阻产品的阻值的离散性;针对目前许多EDA软件(如PSPICE)优化模块难以找到最优解、优化过程时间过长等局限性,本文将DOE技术与EDA软件电路仿真结合起来,以射频放大电路为对象,基于仿真试验建立元模型。并基于元模型对电路的性能指标进行优化。优化结果表明,基于DOE技术的优化结果远优于基于PSPICE优化模型的优化结果。在目前的电路仿真试验中,每一次电路仿真过程都需要人为完成三个步骤:修改元器件参数、执行仿真、获取电路性能指标参数。电路稍微复杂时,仿真试验的次数经常是几十次、甚至达到上百次,工作量大而且容易出错。针对这一问题,本文用C Sharp语言编写了一个PSPICE调用接口,实现了这一过程的自动化,从而大大降低了基于DOE技术的电路优化的工作量,使DOE技术在电路优化中的应用更加可行。