目前,移动通信系统研究已进入5G时代,信道编码作为关键技术之一,主要用于保证信道信息的正确传输,提高通信质量。2016年3GPP组织最终决定将LDPC码作为5G eMBB场景的数据信道编码方案。与4G相比,5G在信息传输速率和信息传输可靠性等方面要求更高,因此在当前5G研究热潮下研究5G LDPC编译码算法、设计实现5G LDPC编译码器具有重要的应用价值与意义。在5G LDPC编码方面,本文重点研究了简化的近似下三角矩阵编码算法,并基于该算法设计了FPGA QC-LDPC编码器。本文利用5G标准下H矩阵结构的特殊性以及子矩阵循环移位系数取值的特殊性对近似下三角矩阵编码算法中校验位的计算进行了化简,舍去矩阵求逆运算,直接利用简单的线性数学运算即可计算出校验位。利用该算法设计的LDPC编码器,核心模块只有循环移位寄存器,相对于基于一般近似下三角矩阵编码算法,降低了编码实现复杂度,提高了编码效率,同时减少了硬件资源消耗。在5G LDPC译码方面,本文重点研究了一种基于H矩阵层处理顺序动态变化的Layered LDPC译码算法,并基于该算法设计了FPGA QC-LDPC译码器。针对传统Layered LDPC译码算法译码收敛速度慢、无法获得更好的译码性能和LC-ANS译码算法译码复杂度高、不利于硬件实现等问题,本文提出了一种适于5G系统的基于H矩阵层处理顺序动态变化的Layered LDPC译码方案,将H矩阵分层,按H矩阵层处理顺序对节点消息进行更新,在每次迭代中通过利用H矩阵每层δ__L度值对H矩阵层处理顺序进行重新排序从而得到最佳译码层处理顺序。仿真结果表明,与传统的采用固定H矩阵层处理顺序进行译码的Layered LDPC译码算法相比,本文提出的H矩阵层处理顺序动态变化的Layered LDPC译码算法明显可以达到更好的译码纠错性能,与LC-ANS算法相比,本文提出的新算法可有效降低译码实现复杂度。