近年来,人工神经网络技术快速发展,已应用到电子、经济、医疗等各个领域。训练是建立神经网络的关键步骤。拟牛顿方法被认为是最有效的神经网络训练算法之一。当神经网络架构比较复杂时,拟牛顿算法的软件实现往往需要消耗很长的时间。为了加速训练过程,在FPGA上实现了基于单精度浮点算术的拟牛顿神经网络训练算法硬件加速平台。该平台共包括初始化、线搜索、梯度计算、矩阵更新、目标函数计算和控制六大模块。通过对硬件加速平台各个模块进行资源评估和运行时间评估,发现其仍有较大的优化空间。本文旨在使用近似计算技术对拟牛顿神经网络训练算法硬件加速平台进行优化。首先,通过资源分析发现矩阵更新模块消耗大量的存储资源和计算资源,所以对矩阵更新模块进行定点化优化,实现了基于定点矩阵更新的混合精度拟牛顿算法硬件平台。在定点化过程中,使用矩阵正定性检测和矩阵重置的方法解决上溢问题,使用精度缩放的方式解决由于位宽不足引起的精度下降问题。最后根据定点化结果设计了矩阵更新模块的硬件架构。实验结果表明,与单精度浮点拟牛顿算法硬件实现相比,混合精度的设计最高降低10.9%LUT,20.2%FF,2.2%DSP和18.1%BRAM。其次,通过时间分析发现线搜索模块为最耗时模块,使用非精确线搜索代替精确线搜索的方式进行优化,并提出两种基于非精确线搜索的拟牛顿算法硬件实现方案。第一,提出了一种全硬件实现方案,非精确线搜索计算量的降低使得全硬件拟牛顿算法相对于软件设计最高实现239倍的加速。第二,线搜索模块的优化使得软硬件协同设计成为可能。通过将资源消耗较多的目标函数计算模块转移到CPU,达到在运行速度和资源消耗之间权衡的目的。实验结果显示,软硬件协同方案相对于软件设计最高加速153倍,相对于原设计降低45%LUT,29%FF和64%DSP资源消耗。