论文部分内容阅读
随着生产工艺的进步,32位嵌入式微处理器的市场越来越大,提高32位微处理器的数据处理能力和嵌入式可配置特性成为微处理器设计的热点。为此,结合嵌入式多媒体信号处理与系统控制特点而设计了32位可配置媒体增强RISC微处理器核RISC32(包括RISC3201和RISC3202)。 基于IP核的微处理器设计可以有效缩短处理器的开发周期,但是这些IP核的控制和有效利用成为设计的难点。本文探讨了基于IP核的微处理器设计方法,介绍了指令集的设计原则及RISC32系列处理器核的指令集设计,然后根据这一指令集进行了RISC3201微结构设计和流水线划分,并讨论了流水线集中控制策略,包括PC控制、流水线运行控制和旁路控制,以及SIMD指令的扩展。在此基础上通过采用简单处理器构造复杂处理器的方法构造了双核/双发射微处理器RISC3202,重点研究了流水线控制单元(PCU)、旁路单元(BPU),以及RISC3202中的可配置设计。 随着微处理器功能的不断增强,设计的复杂度越来越高,相应的验证也越来越困难。本文针对RISC32系列微处理器核的仿真和验证问题设计了基于FPGA的媒体处理器软硬件协同仿真验证平台MPSP-Ⅱ(Media Processor Simulation Platform)。基于MPSP-Ⅱ平台,提出了一种软硬件协同仿真验证环境快速构建方法。该方法采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。通过对硬件和软件子平台进行快速重配置,可以快速应用于不同的媒体处理器和不同的仿真要求中,具有较强的通用性。通过软件和硬件平台的通信,解决了FPGA仿真调试困难的缺点,实现了方便易用的可视化调试界面。 面向RISC3201嵌入式微处理器核的多媒体应用,本文提出了一种基于RISC3201的MPEG-4 AAC LC(Advanced audio coding,Low complex)解码系统的软硬件协同优化设计方法。通过从系统级、汇编级优化来降低MPEG-4 AAC解码运算量,并对RISC3201进行音频配置来实现较低的硬件开销。最后在MPSP-Ⅱ软硬件协同仿真验证平台上进行了MPEG-4AAC实时解码播放实验。实验表明,当系统运行在40MHz时RISC32能够对128Kbps,44.1KHz双声道AAC LC进行实时解码,运算量为25.5MIPS(Million instructions per second),平均CPI值为1.29。这也表明RISC3201具有较强的可配置性,能够方便的作为嵌入式微处理器核应用于实际应用中。 本文的32位可配置媒体增强微处理器核RISC3201作为一个嵌入式内核应用在多媒体数字音视频解码系统芯片中,已经在SMIC0.18umCMOS工艺下流片成功,实现200MHz工作频率,能够进行系统控制和实时音频解码。