数字信号处理技术在通信系统具有举足轻重的地位,但是它需要先将模拟信号转换为数字信号,所以必须使用模数转换器(Analog to Digital Converter,ADC)来实现这种功能。随着通信数据量的急剧增加,单片ADC很难满足超高速的采样率的要求,使用多片ADC协同工作的分时交替ADC结构应运而生。现行的超高速的ADC基本都由分时交替ADC结构来实现的。不过分时交替ADC结构存在诸如增益、偏置和时钟等通道间的失配,会极大的影响ADC有效位数等动态性能参数。失配误差可以通过模拟或者数字的校准方法来进行校准,本文主要研究的是通过数字后校准的方式提升分时交替ADC的动态性能参数的关键技术。本文主要分为如下三个部分:首先,建立了分时交替ADC的等效误差模型,在只含有偏置、增益、时钟失配误差的模型的基础上添加了通道非线性失配误差。然后分析了各种失配误差对分时交替ADC的影响,这是研究失配误差数字后校准方案的基础。其次,本文研究了时钟失配误差的校准方案,主要包含估计和校准两个方面。对于时钟失配误差的估计,主要研究了基于导频的前台估计和基于盲自适应的后台估计算法。同时,本文针对盲自适应后台估计算法在通道数过多时不能收敛的问题,提出了改进的分级结构。再次,本文研究了通道非线性误差的校准方案,主要包含估计和校准两个方面。为了获得通道非线性失配误差系数,研究了基于测试信号的前台估计算法。为了校准通道非线性失配,研究了基于乘法器加法器级联结构的校正算法。然后本文针对一个128通道8比特64GHz采样频率的分时交替ADC行为级拟合模型进行了联合仿真,对于输入频率为10.51GHz,经过校准,信纳比可以提升1.96 dB以上。