飞机内部时分制指令/响应式多路传输数据总线(MIL-STD-1553B)是为适应工业和军事需要提出的,具有很高可靠性和灵活性的数据传输总线,在军事、工业领域都有广泛的应用,例如在大型运输舰、空间补给站、飞机、导弹系统,以及在飞行器和导弹之间都作为基本通信协议。由于1553B总线的协议处理芯片价格昂贵,因此,研究1553B协议的IP核对于我国军事技术和民用工业技术的发展具有很高的实用价值。论文在深入研究MIL-STD-1553B总线传输协议的基础上,阐述了一种基于AlteraFPGA器件实现1553B总线控制器(BC)IP核的设计方法。论文运用“自顶向下”的设计思想,提出了1553B总线控制器的设计总体方案并完成了各个模块的设计,对主要模块和IP核进行了时序仿真验证,通过时序仿真验证了总线控制器能够正确的完成1553B协议规定的不同传输模式,且能对接收的消息做错误检测,从而证明了模块和IP核设计方法的正确性。设计采用VerilogHDL硬件描述语言进行程序的编写,使用Altera公司提供的QuartusII进行编译、综合和仿真。