数字预失真作为一种非线性功率放大器的线性化技术，对于提高功率效率，降低系统功耗，实现绿色通信具有非常重要的意义。现有的数字预失真方案都是针对单模通信系统设计的，没有考虑到多模通信系统的特点。在多模通信系统中，功放的记忆效应会跟着信号带宽的变化而改变。而基于多项式模型的预失真方案必须更改记忆深度才能追踪到功放的记忆效应，因此很不适合直接在多模通信系统中应用。针对以上问题,我们提出了一种新型的频域近似模型，这种模型采取在频域里对Volterra系统函数进行化简的思路，避免了时间长度参数对功放模型产生的影响，在理论上阐明了信号带宽和记忆效应的关系，这种模型更适合于多模通信系统。但是这种模型只在理论上和仿真情况下得到了验证，并未进行实现。本文在对数字预失真的背景知识和新模型进行了梳理之后，对DPD的实现技术进行了深入研究。传统的实现方式有ASIC实现或者是FPGA+DPS实现，考虑到目前FPGA技术的飞速发展，性能和功耗大为提升，目前在一块FPGA上实现一个完整的DPD IP核成为可能。本文采用基于System Generator的系统设计方法学，将建模仿真和实现整合到一起从而大大提升开发周期。本文的预失真器部分采用多项式和查找表相结合的形式实现，参数提取部分在CPU软核中实现，特别实现了基于SVD分解的参数提取算法，加快了算法收敛速度，提高了系数计算的稳定性。本文最后将设计好的DPD IP核分别在实际的硬件环境以及基于仪器的平台中进行了实验测试，测试结果显示ACPR可改善10-15dB左右，说明该DPDIP核能有效改善功放的线性度并且具备自适应功能，可以应用到实际的环境中去。