在战斗部破片速度测试及引信速度装定中,时间间隔测量的准确性对速度测试和引信装定的结果有很大的影响,测试和装定结果的准确可靠依赖于高精度的测时设备。本文在对当前测时方法的研究和测时仪现状调研的基础上,提出了采用快速进位链提高测时精度的方法,并针对目前时间校准存在的问题提出了一种基于码密度法的延时时间校准方法。通过在所选用的大容量FPGA上设计的捕捉模块,粗测时模块、细测时模块、编码器模块等功能模块,实现了基于FPGA进位链的测试方法和校准方法。为了提高测时仪的测时效率,经过详细分析脉冲计数法和进位链延时线测时的特点和精度,采用了粗测时和细测时相结合的测时方法,粗测时部分使用脉冲计数法,细测时部分使用在FPGA内构建的进位链延时线测时。深入研究了延时线校准和解决大延时问题的解决方法,结合测时仪的计数指标,将这两种方法融入了总体方案的设计中。为了高速可靠地完成对测时仪的数据处理和控制,同时充分地利用片内资源,在FPGA内定制了Nios Ⅱ处理器,并针对Nios Ⅱ处理器编写了软件程序。测时仪研制完成后,对获取到的校准数据进行分析,得到了延时单元的准确延时时间和延时线的非线性指标。利用片内锁相环的移相功能制作了可控制的时间间隔发生器,用来考核测时仪的性能。通过大量的测时实验表明,本测试仪测时范围能够达到1ms,测时分辨率能够达到100ps,具有延时线自动校准、可靠性高、处理速度快、使用方便等特点。