论文部分内容阅读
当前纳米尺寸MOSFET的继续缩小需要器件在材料、结构和工艺方面不断创新。作为一种新型结构的器件，多面栅FinFET被认为是纳米尺寸MOSFET未来发展的一个重要方向。本论文对多面栅FinFET的器件模型与模拟、制备工艺和电学特性，尤其对积累模式围栅FinFET中的体积累进行了研究。 首先，基于器件模型与模拟，从截止状态和导通状态两个方面研究了多面栅FinFET的电学特性。一方面，利用抛物形近似和电势叠加两种方法求解了多面栅FinFET截止时沟道内的电势分布，推导出器件阈值电压和亚阈值摆幅的表达式。结果表明，采用多面栅结构、减小沟道区Fin的横截面尺寸和减小栅介质厚度可以减小描述沟道内电势分布的本征长度，从而减小器件的短沟道效应和亚阈值摆幅。另一方面，借助器件模拟研究了多面栅FinFET中的体输运对导通电流的贡献，发现体积累比体反型更能增强器件的导通电流。 第二，完成了围栅FinFET的制备。制备中，比较了ICP刻蚀与溶液腐蚀制备的FinMOS结构和平面MOS结构击穿时的栅极偏压，发现Fin的棱角和ICP刻蚀在硅Fin侧壁产生的微粗糙和损伤会影响后续生长的栅氧化层的完整性。在栅氧化前引入了牺牲氧化(热氧化和氢氟酸腐蚀)修复栅氧化层的完整性，其中各向同性的氢氟酸腐蚀使硅Fin结构因下方埋氧层被腐蚀而悬空，从而在LPCVD多晶硅时使Fin完全被栅极包裹。 第三，通过对比反型模式围栅FinFET、积累模式平面FET和不同Fin宽度的积累模式围栅FinFET的漏极电流，研究了积累模式围栅FinFET中的体积累及其对器件导通电流的贡献。发现Fin横截面尺寸越小，体积累越显著：体积累能够减小Fin表面迁移率各向异性对器件导通电流的影响。另外，发现积累模式围栅FinFET低温下的转移曲线中存在由子带填充和子带间散射引起的漏极电流随栅极偏压的振荡，在6K温度下这种振荡可以维持到-0.51V的漏极偏压，超过了其他文献报道的数值。实验提取的最低两个子带的能量间隔为0.7meV，与理论估算的0.6meV基本吻合。