高速数据记录系统主要用来记录高速相机采集到的高速图像数据。在电力、汽车、航空、体育、军事、科研等领域以及其它工业等领域,在需要对高速运动物体进行分析的时候,高速记录系统显得尤为重要。但是从目前来看,专用于高速图像记录的嵌入式系统存储速度还不到70MBps,这在一定程度上限制了高速数据记录系统的应用范围。针对此不足,本文提出了一种新的高速数据记录系统的实现方法。本文提出的是基于FPGA的高速数据记录系统,其原理是通过Camera Link接口将高速相机输出的图像数据接收并缓存,再通过PCI Express总线将缓存数据送到SATA接口,由SATA控制器实现对硬盘的控制并完成数据的写入和读出。所记录的图像可以通过USB接口送到上位机。这些都是在FPGA的控制下完成的。本文提出的高速数据记录系统最大的特点就是用高速串行总线(2.5Gbps)作为数据传输线,采用高写入速度(80MBps)的SATA接口固态硬盘作为数据记录载体,并采用乒乓存储、伪RAID0组盘等方法,有效解决了高速数据记录系统中传输速度和介质写入速度低的瓶颈问题。经实验表明,当高速相机输出图像大小为640×480像素,帧频为100Fps时,系统可以持续记录2分钟的数据。图像数据记录之后,在上位机用Matlab软件通过系统的USB接口,能读取并还原记录的图像。在完成本文的过程中,本人所做的主要工作如下:(1)各总线协议的理解,硬件电路的设计及USB控制器测试模块PCB板制作。牵涉到的总线主要有PCI Express,SATA,USB等;(2)系统软件的编写,包括用C语言和汇编语言实现USB接口的固件,用VHDL语言实现数据接收,格式变换,缓存,PRB的生成等功能;(3)Camera Link接口、PCI Express总线、SATA接口及USB接口的调试;(4)系统的模拟数据源测试、存储链路带宽测试和现场测试等。经过测试,得到系统的存储速度约为100MBps。