随着多媒体和消费电子技术的不断进步,基于高分辨率的图像处理正日益受到广泛关注。在静态图像处理领域,图像的分辨率正在从800万像素、1200万像素提升到2400万像素或更高;在动态图像(视频或动画)处理领域,面向4K×2K和8K×4K像素分辨率的视频图像已经被下一代视频编解码标准HEVC(High Efficiency Video Coding)所采用。因此,面向高分辨率的实时图像处理已经成为需要突破的重要技术。首先,论文对目前的国际图像和视频编解码标准发展趋势、特别是HEVC标准技术特点进行了介绍综述,并针对其中关键步骤的算法进行深入分析,明确已有硬件结构在应用到超高分辨率应用环境时需改进的问题。论文针对HEVC解码系统中的可变块大小图像压缩问题,重点研究了离散正弦逆变换(IDST)/离散余弦逆变换(IDCT)算法硬件实现结构。论文分析了当前文献报道的各种结构存在的不足,并通过标准测试图像仿真分析,得出可变块计算特点;基于上述分析,提出了基于外部串行输入、内部流水计算的IDCT/IDST实现结构,可在确保电路实时处理能力的同时有效提升了架构的硬件利用效率;针对IDCT/IDST中的常数乘法运算开展了优化工作,提出了一种改进的常数乘法器结构。上述电路采用SMIC 65nm1P9M工艺实现,仿真结果验证电路性能较优。在上述工作基础上,论文面向HEVC 4K×2K应用的图像压缩问题,提出了一种基于全流水可变块的二维IDCT/IDST结构,提出了二维IDCT/IDST中转置存储器容量设计方案,在较小存储容量的情况下实现系统工作停顿最小化。论文针对HEVC 8K×4K应用的超高分辨率图像压缩问题,提出了一种高性能可变块二维IDCT/IDST硬件架构;该结构基于4路并发执行的IDCT/IDST运算,电路的性能进一步提升,缓存释放更加高效。设计采用SMIC 65nm 1P9M工艺实现,仿真结果表明,电路性能满足实时图像处理要求。论文面向高分辨率CMOS图像传感器的图像处理需求,分析和研究了像素坏点去除、镜头缺陷矫正、图像去噪、色彩转换与增强、自动白平衡、伽码矫正和图像压缩等算法及图像处理器常见结构,对芯片工作模式进行了详细设计,对通信总线带宽进行了优化考虑,提出了优化的图像处理器结构,并完成了FPGA原型实现。针对CMOS传感器图像中的降噪和色彩插值问题,提出了一种改进的图像联合插值降噪算法,有效降低缓存规模。采用SMIC 65nm 1P9M工艺,仿真实验结果表明,设计满足专业和特殊应用数码相机的应用需求。