DDR2 SDRAM作为新一代存储器,有着价格低廉,容量大,且速度快等优点,但是也有本身的局限性。DDR2 SDRAM的读写操作十分复杂,参数非常多,这些参数在操作的过程中都必须满足,才能保证SDRAM的稳定工作。由此诞生了DDR2C(DDR2 Controller)。DDR2C主要是为了隐藏复杂的DDR2操作时序,从而使设计的模块仅需要通过一组简单的控制接口就能实现对DDR2 SDRAM的访问。本文重点研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。为此采用了轮询四个BANK的操作方法,将激活BANK和读写交叉进行,从而掩盖激活BANK所需要的时间;同时采取固定周期操作,并在每个读写操作周期的后面启动自动预充电的命令,从而省去了操作前的预充电命令,提高带宽利用率。预期的控制器工作频率为200MHz(对于目前中等FPGA芯片的工作频率),外部对接16bit位宽的DDR2 SDRAM芯片的时候,总带宽能达到3.5Gbps以上。