随着现代战场环境的日趋复杂，信息化、数字化是必然趋势。数字阵列雷达收发均以数字完成波束形成，具有良好的灵活性，与传统相控阵雷达相比，数字阵列雷达具有许多优良的性能。数字 T/R组件作为数字阵列雷达中信号收发的重要组成部分，其性能指标包括通道性能对雷达的性能有较大影响。本课题设计的是一种数字阵列雷达T/R组件的通道测试系统，适用于数字阵列雷达接收通道的性能评估。　　本文重点介绍了测试系统硬件部分即数据采集板卡的设计与实现。数据采集板卡的作用是通过多路光纤接口接收待测设备发送的中频数据，对数据进行大容量缓存并通过cPCI总线将数据传输给上位机。本文对设计需求进行了分析并提出了测试系统的整体方案，讨论了硬件电路的设计方案并介绍了FPGA逻辑的设计与实现。　　在硬件设计上，板卡设计四路光纤输入，最高传输速率为2.5Gbps，使用多模光模块进行光电信号转换。采用4片128MB的DDR II存储芯片为每一路光纤数据提供大容量缓存。数据采集板卡与上位机通过cPCI总线互联，在cPCI接口控制上选择了Cypress公司的cPCI接口芯片CY7C09449完成cPCI总线的数据通信。　　然后本文重点介绍采集板卡的FPGA逻辑设计实现上。在FPGA开发方案上，采用了基于Nios II系统的SOPC设计方案。根据片上系统开发灵活性的特点，将FPGA的开发划分为硬件和软件两部分，在硬件部分中，将光纤数据的采集和缓存等高速处理的逻辑封装为可连接在片内的高速互联总线外设，因而可以被软核处理器控制；软件部分运行在Nios II处理器上，完成较复杂的主控逻辑，包括数据流的控制以及与上位机的通信功能。　　最后，对数据采集板的外部存储器读写、光纤数据收发、数据缓存以及cPCI总线通信等主要功能进行验证，并与上位机进行联合调试，上位机软件能够正常控制完成数据采集工作，结果显示测试系统基本达到课题要求。