高级加密标准(Advanced Encryption Standard,AES)具有安全性高和灵活性高等优点,被广泛应用于加密设备中。侧信道攻击的出现使得密码芯片的硬件安全面临巨大的威胁,如何有效抵御侧信道攻击成为当前信息安全领域的亟待解决的问题。掩码是抵御侧信道攻击方案中最有效的方法,受到越来越多研究者的关注。与其他掩码方案相比,基于加法链的掩码方案具有安全性可证明,易于扩展为高阶掩码方案等优点,逐渐成为当前的研究热点。本文设计了一种基于加法链的高阶掩码方案:采用多条最优的加法链来实现AES算法,相比于原先只有固定的一条加法链,该方案通过增加密码算法执行的随机性,有效提高了AES算法的安全性。本文的主要工作有以下几个方面:首先,分析了现有基于加法链的掩码方案的不足,根据最短加法链原理和图的深度优先遍历,设计出寻找最优加法链的方案;并利用该方案设计了AES的最优加法链集合。其次,通过遍历算法找到了1191条最优加法链,根据功耗特性的不同,将这些加法链分成117组(每组加法链的功耗特性相近);为了提高密码芯片抵抗功耗攻击的能力,芯片工作时可从不同的组中随机选择加法链(即选功耗特性不同的加法链);在此基础上,设计了两种不同的实现方案:在每轮开始前,通过随机数生成器生成一个随机数,并根据该随机数,16个明文字节循环调用16条加法链;将乱序技术(shuffle)应用到所提出的掩码方案中,利用随机数发生器随机生成16个不同的1-16的数,并且根据生成的随机数调用对应的加法链。最后,将所提出的两种方案应用到AES算法中,通过理论分析证明了这两种方案的安全性;通过功能仿真验证了设计方案的正确性;在SMIC45nm工艺下,采用DC(Design Compiler)进行逻辑综合,采用Soc Encounter布局布线,最终版图面积为5542 KGE。所提出的掩码方案以牺牲少量面积为代价,有效提高了密码芯片的硬件安全性,具有重要的实际应用价值。此外,该方案为AES算法的硬件安全设计提供了一种新的思路,也对提高其他分组密码算法的抗功耗攻击的能力具有重要指导意义。