在某些数字视频监控场合,用户希望能通过PSTN或者GPRS无线网络来传送视频编码数据,这需要高效的低比特率视频压缩算法对视频图像进行压缩。本文设计并实现了一个基于DSP的低比特率视频压缩硬件平台。论文首先针对视频ADC芯片SAA7111输出信号的特点,设计了一种能保证图像帧完整性的乒乓帧缓存用于采集和缓存图像数据,并用VHDL语言实现了乒乓帧缓存,且进行了功能仿真。功能仿真证明,乒乓式缓存可以很好的实现图像数据的帧缓存。然后,论文重点介绍了DSP处理器的硬件设计,对如何设计DSP的最小系统,如何进行SDRAM、FLASH外部存储器扩展,以及如何对其它片上外设进行设计等都进行了详细介绍。论文还对高速DSP电路板设计的几个问题进行了总结。论文的最后,简单介绍了DSP集成开发环境CCS2.0的功能特性,并给出了部分程序设计思路。