随着半导体工艺的飞速发展,多核之间的通信使得片上系统(System-on-Chip,SoC)的性能受到制约,片上网络(Network-on-Chip,NoC)借鉴分布式计算系统的通信方式,用路由和分组交换技术替代传统片上总线来完成通信任务,传输性能得到大幅度提高,是今后甚大规模集成电路的新设计方式。路由算法作为NoC设计的关键技术,成为NoC重要的研究方面。本文在分析NoC通信构架的基础上,围绕NoC通用路由算法和容错路由这两个方面进行深入研究,主要研究工作如下:(1)针对NoC确定性路由算法在高负载情况下性能下降过快、自适应路由算法逻辑复杂度高及资源开销大等问题,提出一种适用于2D-Mesh拓扑结构的路由算法DARA。在最短路径满足延时约束的基础上,对易形成网络热点的中间区域节点采用动态的路由方式,对网络边缘节点采用基于Turn Model的确定性路由方式。实验通过OPNET仿真平台,对2D-Mesh拓扑结构的NoC分层建模,实验结果表明,与通常的XY路由算法及自适应DyXY路由算法相比,在热点模式下,DARA具有更好的网络性能。(2)针对基于单故障模型的可重构路由存在的负载不平衡的现象,提出一种容错优化方案。在内建自测机制的基础上,由故障节点的位置设置辅助节点,并改进算法,以均衡链路上的负载。实验通过OPNET仿真平台,在不同的网络规模和故障位置下,进行仿真验证。实验结果表明,优化后的方案比原有的容错算法具有更低的时延和更高的吞吐率。