随着现代雷达技术和遥测技术的发展,人们希望更及时地获取更多的信息,来满足日益复杂的信号处理要求。超高速数据采集作为系统的前端,对采集的速度和存储的容量提出了更高的要求。本文利用具有内部资源丰富、设计灵活、可重构等优点的FPGA,结合高速模数转换器,吉比特级串并转换器以及大容量的DDR2存储芯片,设计了超高速数据采集与记录系统,本文主要工作包括如下：1.根据给定的性能指标要求,构造出系统的总体设计方案：首先采用高速AD芯片对数据进行采集,用吉比特级SERDES对采集得到的多位数据进行并串转换,然后使用大容量的DDR2 SDRAM缓存数据,最后利用千兆以太网高速传输技术将数据发送出去。根据系统方案设计了系统的实现框图,并对系统的各个模块完成了选型和硬件设计工作。2.在Xilinx的XC5VLX50T芯片上,采用自顶向下和模块划分的设计思想,将系统的整个控制部分划分为多个模块：时钟信号产生模块、DDR2控制器模块、基于RocketIO高速串行接收模块、接口模块、基于以太网MAC发送模块,运用Verilog HDL硬件描述语言对各个控制模块进行了设计。3.利用Modelsim仿真软件对设计的各个模块进行了仿真,用XST综合工具对仿真后的结果进行了综合实现。结果表明本设计系统能满足设计的指标要求。