随着现代信息产业的快速发展以及物联网、云计算和大数据时代的到来，人类对于信息数据的容量和处理速度的要求都在飞速增加。因此存储技术的发展受到越来越多的关注。相变存储器具有非易失、低成本、低功耗、快速读写、高存储容量、高可靠性、抗辐射干扰等优点。作为新一代非易失存储器，相变存储器被业界普遍认可有望成为下一代主流半导体存储器。　　本论文立足于相变存储器电学性能研究的基础上，针对相变存储器电路设计以及适用于相变存储器的IIC通信接口开展了一系列研究和开发工作，提出了低功耗高可靠性相变存储芯片设计的整体解决方案，并最终实现设计了世界上首款IIC接口的相变存储器芯片。希望为下一步相变存储器芯片的工程化和产业化奠定前期基础。整个论文分为以下四个部分:　　1.提出了相变存储芯片设计的基本解决方案。主要包括相变存储器系统框架设计、存储阵列设计以及外围核心电路设计。并且深入研究了相变存储的单元电学特性，以此为基础总结相变存储读写特性，用以指导相变存储器读写电路的设计。　　2.基于设计的并行接口相变存储器芯片，对相变存储器芯片的性能进行了测试研究。包括Reset操作性能研究、Set操作性能研究、写累积效应研究、写寿命研究、读电压与阻值分布统计研究、读寿命研究。并且在总结测试规律表象的基础上，提出了相变存储器读写优化的手段。　　3.研究了适用于相变存储器的IIC接口电路设计。一方面，研究了IIC接口的指令及设计，包括Verilog实现及电路实现。另一方面，研究相变存储器与IIC接口的交互方式，提出了IIC接口的相变存储器系统架构。　　4.研究了IIC接口的相变存储器芯片设计，首次提出并实现了世界上首款IIC接口的相变存储器芯片。经过详细的市场调研分析，设计了多款适用于不同场合的相变存储器芯片。基于110nm工艺制程设计了一款2Kb IIC接口相变存储器芯片，IIC通信速率为400KHz，并且通信速率向下兼容。芯片内部采用串行读写算法，以实现快速低功耗读写操作。基于40nm工艺制程，针对高可靠性应用领域，设计了一款512Kb IIC接口相变存储器芯片，IIC通信速率为1MHz。芯片内部采用了并行写算法，与ECC电路相结合，实现了高可靠性的存储。基于40nm工艺制程，针对低功耗应用领域，设计了一款512Kb IIC接口相变存储器芯片，IIC通信速率为1MHz。芯片内部创新性地采用了流水线写算法，降低了芯片面积和瞬态功耗。